mono/mini/cpu-amd64.md

   1 # x86-class cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 #       i  integer register
  15 #       b  base register (used in address references)
  16 #       f  floating point register
  17 #       a  EAX register
  18 #   d  EDX register
  19 #       l  long reg (forced eax:edx)
  20 #   s  ECX register
  21 #   c  register which can be used as a byte register (RAX..RDX)
  22 #
  23 # len:number         describe the maximun length in bytes of the instruction
  24 #                    number is a positive integer.  If the length is not specified
  25 #                    it defaults to zero.   But lengths are only checked if the given opcode
  26 #                    is encountered during compilation. Some opcodes, like CONV_U4 are
  27 #                    transformed into other opcodes in the brg files, so they do not show up
  28 #                    during code generation.
  29 #
  30 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  31 #
  32 # clob:spec          describe if the instruction clobbers registers or has special needs
  33 #
  34 #       c  clobbers caller-save registers
  35 #       1  clobbers the first source register
  36 #       a  EAX is clobbered
  37 #   d  EDX is clobbered
  38 #       x  both the source operands are clobbered (xchg)
  39 #   m  sets an XMM reg
  40 #
  41 # flags:spec        describe if the instruction uses or sets the flags (unused)
  42 #
  43 #       s  sets the flags
  44 #       u  uses the flags
  45 #       m  uses and modifies the flags
  46 #
  47 # res:spec          describe what units are used in the processor (unused)
  48 #
  49 # delay:            describe delay slots (unused)
  50 #
  51 # the required specifiers are: len, clob (if registers are clobbered), the registers
  52 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  53 #
  54 # See the code in mini-x86.c for more details on how the specifiers are used.
  55 #
  56 break: len:2
  57 jmp: len:120
  58 tailcall: len:120 clob:c
  59 br: len:6
  60 label: len:0
  61
  62 long_add: dest:i src1:i src2:i len:3 clob:1
  63 long_sub: dest:i src1:i src2:i len:3 clob:1
  64 long_mul: dest:i src1:i src2:i len:4 clob:1
  65 long_div: dest:a src1:a src2:i len:16 clob:d
  66 long_div_un: dest:a src1:a src2:i len:16 clob:d
  67 long_rem: dest:d src1:a src2:i len:16 clob:a
  68 long_rem_un: dest:d src1:a src2:i len:16 clob:a
  69 long_and: dest:i src1:i src2:i len:3 clob:1
  70 long_or: dest:i src1:i src2:i len:3 clob:1
  71 long_xor: dest:i src1:i src2:i len:3 clob:1
  72 long_shl: dest:i src1:i src2:s clob:1 len:3
  73 long_shr: dest:i src1:i src2:s clob:1 len:3
  74 long_shr_un: dest:i src1:i src2:s clob:1 len:3
  75 long_neg: dest:i src1:i len:3 clob:1
  76 long_not: dest:i src1:i len:3 clob:1
  77 long_conv_to_i1: dest:i src1:i len:4
  78 long_conv_to_i2: dest:i src1:i len:4
  79 long_conv_to_i4: dest:i src1:i len:3
  80 long_conv_to_i8: dest:i src1:i len:3
  81 long_conv_to_r4: dest:f src1:i len:9
  82 long_conv_to_r8: dest:f src1:i len:9
  83 long_conv_to_u4: dest:i src1:i len:3
  84 long_conv_to_u8: dest:i src1:i len:3
  85 long_conv_to_r_un: dest:f src1:i len:64
  86 long_conv_to_ovf_i4_un: dest:i src1:i len:16
  87 long_conv_to_ovf_u4: dest:i src1:i len:15
  88 long_conv_to_u2: dest:i src1:i len:4
  89 long_conv_to_u1: dest:i src1:i len:4
  90 zext_i4: dest:i src1:i len:4
  91
  92 long_mul_imm: dest:i src1:i clob:1 len:12
  93 long_min: dest:i src1:i src2:i len:16 clob:1
  94 long_min_un: dest:i src1:i src2:i len:16 clob:1
  95 long_max: dest:i src1:i src2:i len:16 clob:1
  96 long_max_un: dest:i src1:i src2:i len:16 clob:1
  97
  98 throw: src1:i len:18
  99 rethrow: src1:i len:18
 100 start_handler: len:9
 101 endfinally: len:9
 102 endfilter: src1:a len:9
 103 ckfinite: dest:f src1:f len:43
 104 ceq: dest:c len:8
 105 cgt: dest:c len:8
 106 cgt.un: dest:c len:8
 107 clt: dest:c len:8
 108 clt.un: dest:c len:8
 109 localloc: dest:i src1:i len:84
 110 compare: src1:i src2:i len:3
 111 lcompare: src1:i src2:i len:3
 112 icompare: src1:i src2:i len:3
 113 compare_imm: src1:i len:13
 114 icompare_imm: src1:i len:8
 115 fcompare: src1:f src2:f clob:a len:13
 116 oparglist: src1:b len:11
 117 setlret: dest:i src1:i src2:i len:5
 118 checkthis: src1:b len:5
 119 call: dest:a clob:c len:32
 120 voidcall: clob:c len:32
 121 voidcall_reg: src1:i clob:c len:32
 122 voidcall_membase: src1:b clob:c len:32
 123 fcall: dest:f len:64 clob:c
 124 fcall_reg: dest:f src1:i len:64 clob:c
 125 fcall_membase: dest:f src1:b len:64 clob:c
 126 lcall: dest:a len:64 clob:c
 127 lcall_reg: dest:a src1:i len:64 clob:c
 128 lcall_membase: dest:a src1:b len:64 clob:c
 129 vcall: len:64 clob:c
 130 vcall_reg: src1:i len:64 clob:c
 131 vcall_membase: src1:b len:64 clob:c
 132 call_reg: dest:a src1:i len:32 clob:c
 133 call_membase: dest:a src1:b len:32 clob:c
 134 iconst: dest:i len:10
 135 i8const: dest:i len:10
 136 r4const: dest:f len:14
 137 r8const: dest:f len:9
 138 store_membase_imm: dest:b len:15
 139 store_membase_reg: dest:b src1:i len:9
 140 storei8_membase_reg: dest:b src1:i len:9
 141 storei1_membase_imm: dest:b len:11
 142 storei1_membase_reg: dest:b src1:c len:9
 143 storei2_membase_imm: dest:b len:13
 144 storei2_membase_reg: dest:b src1:i len:9
 145 storei4_membase_imm: dest:b len:13
 146 storei4_membase_reg: dest:b src1:i len:9
 147 storei8_membase_imm: dest:b len:18
 148 storer4_membase_reg: dest:b src1:f len:15
 149 storer8_membase_reg: dest:b src1:f len:10
 150 load_membase: dest:i src1:b len:8
 151 loadi1_membase: dest:c src1:b len:9
 152 loadu1_membase: dest:c src1:b len:9
 153 loadi2_membase: dest:i src1:b len:9
 154 loadu2_membase: dest:i src1:b len:9
 155 loadi4_membase: dest:i src1:b len:9
 156 loadu4_membase: dest:i src1:b len:9
 157 loadi8_membase: dest:i src1:b len:18
 158 loadr4_membase: dest:f src1:b len:16
 159 loadr8_membase: dest:f src1:b len:16
 160 loadr8_spill_membase: src1:b len:9
 161 loadu4_mem: dest:i len:10
 162 amd64_loadi8_memindex: dest:i src1:i src2:i len:10
 163 move: dest:i src1:i len:3
 164 add_imm: dest:i src1:i len:8 clob:1
 165 sub_imm: dest:i src1:i len:8 clob:1
 166 mul_imm: dest:i src1:i len:11
 167 # there is no actual support for division or reminder by immediate
 168 # we simulate them, though (but we need to change the burg rules
 169 # to allocate a symbolic reg for src2)
 170 div_imm: dest:a src1:i src2:i len:16 clob:d
 171 div_un_imm: dest:a src1:i src2:i len:16 clob:d
 172 rem_imm: dest:d src1:i src2:i len:16 clob:a
 173 rem_un_imm: dest:d src1:i src2:i len:16 clob:a
 174 and_imm: dest:i src1:i len:8 clob:1
 175 or_imm: dest:i src1:i len:8 clob:1
 176 xor_imm: dest:i src1:i len:8 clob:1
 177 shl_imm: dest:i src1:i len:8 clob:1
 178 shr_imm: dest:i src1:i len:8 clob:1
 179 shr_un_imm: dest:i src1:i len:8 clob:1
 180 cond_exc_eq: len:8
 181 cond_exc_ne_un: len:8
 182 cond_exc_lt: len:8
 183 cond_exc_lt_un: len:8
 184 cond_exc_gt: len:8
 185 cond_exc_gt_un: len:8
 186 cond_exc_ge: len:8
 187 cond_exc_ge_un: len:8
 188 cond_exc_le: len:8
 189 cond_exc_le_un: len:8
 190 cond_exc_ov: len:8
 191 cond_exc_no: len:8
 192 cond_exc_c: len:8
 193 cond_exc_nc: len:8
 194 cond_exc_iov: len:8
 195 cond_exc_ic: len:8
 196
 197 long_conv_to_ovf_i: dest:i src1:i src2:i len:40
 198 long_mul_ovf: dest:i src1:i src2:i clob:1 len:16
 199 long_mul_ovf_un: dest:i src1:i src2:i len:22
 200 long_shr_imm: dest:i src1:i clob:1 len:11
 201 long_shr_un_imm: dest:i src1:i clob:1 len:11
 202 long_shl_imm: dest:i src1:i clob:1 len:11
 203
 204 long_beq: len:8
 205 long_bge: len:8
 206 long_bgt: len:8
 207 long_ble: len:8
 208 long_blt: len:8
 209 long_bne_un: len:8
 210 long_bge_un: len:8
 211 long_bgt_un: len:8
 212 long_ble_un: len:8
 213 long_blt_un: len:8
 214
 215 float_beq: len:13
 216 float_bne_un: len:18
 217 float_blt: len:13
 218 float_blt_un: len:30
 219 float_bgt: len:13
 220 float_bgt_un: len:30
 221 float_bge: len:32
 222 float_bge_un: len:13
 223 float_ble: len:32
 224 float_ble_un: len:13
 225 float_add: dest:f src1:f src2:f clob:1 len:5
 226 float_sub: dest:f src1:f src2:f clob:1 len:5
 227 float_mul: dest:f src1:f src2:f clob:1 len:5
 228 float_div: dest:f src1:f src2:f clob:1 len:5
 229 float_div_un: dest:f src1:f src2:f clob:1 len:5
 230 float_rem: dest:f src1:f src2:f clob:1 len:19
 231 float_rem_un: dest:f src1:f src2:f clob:1 len:19
 232 float_neg: dest:f src1:f clob:1 len:23
 233 float_not: dest:f src1:f clob:1 len:3
 234 float_conv_to_i1: dest:i src1:f len:49
 235 float_conv_to_i2: dest:i src1:f len:49
 236 float_conv_to_i4: dest:i src1:f len:49
 237 float_conv_to_i8: dest:i src1:f len:49
 238 float_conv_to_u4: dest:i src1:f len:49
 239 float_conv_to_u8: dest:i src1:f len:49
 240 float_conv_to_u2: dest:i src1:f len:49
 241 float_conv_to_u1: dest:i src1:f len:49
 242 float_conv_to_i: dest:i src1:f len:49
 243 float_conv_to_ovf_i: dest:a src1:f len:40
 244 float_conv_to_ovd_u: dest:a src1:f len:40
 245 float_mul_ovf:
 246 float_ceq: dest:i src1:f src2:f len:35
 247 float_cgt: dest:i src1:f src2:f len:35
 248 float_cgt_un: dest:i src1:f src2:f len:48
 249 float_clt: dest:i src1:f src2:f len:35
 250 float_clt_un: dest:i src1:f src2:f len:42
 251 float_ceq_membase: dest:i src1:f src2:b len:35
 252 float_cgt_membase: dest:i src1:f src2:b len:35
 253 float_cgt_un_membase: dest:i src1:f src2:b len:48
 254 float_clt_membase: dest:i src1:f src2:b len:35
 255 float_clt_un_membase: dest:i src1:f src2:b len:42
 256 float_conv_to_u: dest:i src1:f len:46
 257 fmove: dest:f src1:f len:8
 258 call_handler: len:14
 259 aot_const: dest:i len:10
 260 x86_test_null: src1:i len:5
 261 x86_compare_membase_reg: src1:b src2:i len:9
 262 x86_compare_membase_imm: src1:b len:13
 263 x86_compare_reg_membase: src1:i src2:b len:8
 264 x86_inc_reg: dest:i src1:i clob:1 len:3
 265 x86_inc_membase: src1:b len:8
 266 x86_dec_reg: dest:i src1:i clob:1 len:3
 267 x86_dec_membase: src1:b len:8
 268 x86_add_membase_imm: src1:b len:13
 269 x86_sub_membase_imm: src1:b len:13
 270 x86_push: src1:i len:3
 271 x86_push_imm: len:6
 272 x86_push_membase: src1:b len:8
 273 x86_push_obj: src1:b len:40
 274 x86_lea: dest:i src1:i src2:i len:8
 275 x86_lea_membase: dest:i src1:i len:11
 276 x86_xchg: src1:i src2:i clob:x len:2
 277 x86_fpop: src1:f len:3
 278 x86_seteq_membase: src1:b len:9
 279
 280 x86_add_reg_membase: dest:i src1:i src2:b clob:1 len:13
 281 x86_sub_reg_membase: dest:i src1:i src2:b clob:1 len:13
 282 x86_mul_reg_membase: dest:i src1:i src2:b clob:1 len:13
 283 x86_and_reg_membase: dest:i src1:i src2:b clob:1 len:13
 284 x86_or_reg_membase: dest:i src1:i src2:b clob:1 len:13
 285 x86_xor_reg_membase: dest:i src1:i src2:b clob:1 len:13
 286
 287 amd64_test_null: src1:i len:5
 288 amd64_icompare_membase_reg: src1:b src2:i len:8
 289 amd64_icompare_membase_imm: src1:b len:13
 290 amd64_icompare_reg_membase: src1:i src2:b len:8
 291 amd64_set_xmmreg_r4: dest:f src1:f len:14 clob:m
 292 amd64_set_xmmreg_r8: dest:f src1:f len:14 clob:m
 293 amd64_save_sp_to_lmf: len:16
 294 tls_get: dest:i len:16
 295 atomic_add_i4: src1:b src2:i dest:i len:32
 296 atomic_add_new_i4: src1:b src2:i dest:i len:32
 297 atomic_exchange_i4: src1:b src2:i dest:a len:32
 298 atomic_add_i8: src1:b src2:i dest:i len:32
 299 atomic_add_new_i8: src1:b src2:i dest:i len:32
 300 atomic_exchange_i8: src1:b src2:i dest:a len:32
 301 atomic_cas_imm_i4: src1:b src2:i dest:a len:32
 302 atomic_cas_imm_i8: src1:b src2:i dest:a len:32
 303 memory_barrier: len:16
 304 adc: dest:i src1:i src2:i len:3 clob:1
 305 addcc: dest:i src1:i src2:i len:3 clob:1
 306 subcc: dest:i src1:i src2:i len:3 clob:1
 307 adc_imm: dest:i src1:i len:8 clob:1
 308 sbb: dest:i src1:i src2:i len:3 clob:1
 309 sbb_imm: dest:i src1:i len:8 clob:1
 310 br_reg: src1:i len:3
 311 sin: dest:f src1:f len:32
 312 cos: dest:f src1:f len:32
 313 abs: dest:f src1:f clob:1 len:32
 314 tan: dest:f src1:f len:59
 315 atan: dest:f src1:f len:9
 316 sqrt: dest:f src1:f len:32
 317 bigmul: len:3 dest:i src1:a src2:i
 318 bigmul_un: len:3 dest:i src1:a src2:i
 319 sext_i1: dest:i src1:i len:4
 320 sext_i2: dest:i src1:i len:4
 321 sext_i4: dest:i src1:i len:8
 322
 323 # 32 bit opcodes
 324 int_add: dest:i src1:i src2:i clob:1 len:4
 325 int_sub: dest:i src1:i src2:i clob:1 len:4
 326 int_mul: dest:i src1:i src2:i clob:1 len:4
 327 int_mul_ovf: dest:i src1:i src2:i clob:1 len:32
 328 int_mul_ovf_un: dest:i src1:i src2:i clob:1 len:32
 329 int_div: dest:a src1:a src2:i clob:d len:32
 330 int_div_un: dest:a src1:a src2:i clob:d len:32
 331 int_rem: dest:d src1:a src2:i clob:a len:32
 332 int_rem_un: dest:d src1:a src2:i clob:a len:32
 333 int_and: dest:i src1:i src2:i clob:1 len:4
 334 int_or: dest:i src1:i src2:i clob:1 len:4
 335 int_xor: dest:i src1:i src2:i clob:1 len:4
 336 int_shl: dest:i src1:i src2:s clob:1 len:4
 337 int_shr: dest:i src1:i src2:s clob:1 len:4
 338 int_shr_un: dest:i src1:i src2:s clob:1 len:4
 339 int_adc: dest:i src1:i src2:i clob:1 len:4
 340 int_adc_imm: dest:i src1:i clob:1 len:8
 341 int_sbb: dest:i src1:i src2:i clob:1 len:4
 342 int_sbb_imm: dest:i src1:i clob:1 len:8
 343 int_addcc: dest:i src1:i src2:i clob:1 len:16
 344 int_subcc: dest:i src1:i src2:i clob:1 len:16
 345 int_add_imm: dest:i src1:i clob:1 len:8
 346 int_sub_imm: dest:i src1:i clob:1 len:8
 347 int_mul_imm: dest:i src1:i clob:1 len:32
 348 int_div_imm: dest:a src1:i clob:d len:32
 349 int_div_un_imm: dest:a src1:i clob:d len:32
 350 int_rem_imm: dest:a src1:a len:32 clob:d
 351 int_rem_un_imm: dest:d src1:i clob:a len:32
 352 int_and_imm: dest:i src1:i clob:1 len:8
 353 int_or_imm: dest:i src1:i clob:1 len:8
 354 int_xor_imm: dest:i src1:i clob:1 len:8
 355 int_shl_imm: dest:i src1:i clob:1 len:8
 356 int_shr_imm: dest:i src1:i clob:1 len:8
 357 int_shr_un_imm: dest:i src1:i clob:1 len:8
 358 int_min: dest:i src1:i src2:i len:16 clob:1
 359 int_max: dest:i src1:i src2:i len:16 clob:1
 360 int_min_un: dest:i src1:i src2:i len:16 clob:1
 361 int_max_un: dest:i src1:i src2:i len:16 clob:1
 362
 363 int_neg: dest:i src1:i clob:1 len:4
 364 int_not: dest:i src1:i clob:1 len:4
 365 int_conv_to_r4: dest:f src1:i len:9
 366 int_conv_to_r8: dest:f src1:i len:9
 367 int_ceq: dest:c len:8
 368 int_cgt: dest:c len:8
 369 int_cgt_un: dest:c len:8
 370 int_clt: dest:c len:8
 371 int_clt_un: dest:c len:8
 372 int_beq: len:8
 373 int_bne_un: len:8
 374 int_blt: len:8
 375 int_blt_un: len:8
 376 int_bgt: len:8
 377 int_bgt_un: len:8
 378 int_bge: len:8
 379 int_bge_un: len:8
 380 int_ble: len:8
 381 int_ble_un: len:8
 382
 383 relaxed_nop: len:2
 384 hard_nop: len:1
 385
 386 # Linear IR opcodes
 387 nop: len:0
 388 dummy_use: len:0
 389 dummy_store: len:0
 390 not_reached: len:0
 391 not_null: src1:i len:0
 392
 393 long_ceq: dest:c len:64
 394 long_cgt: dest:c len:64
 395 long_cgt_un: dest:c len:64
 396 long_clt: dest:c len:64
 397 long_clt_un: dest:c len:64
 398
 399 int_conv_to_i1: dest:i src1:i len:4
 400 int_conv_to_i2: dest:i src1:i len:4
 401 int_conv_to_i4: dest:i src1:i len:3
 402 int_conv_to_i8: dest:i src1:i len:3
 403 int_conv_to_u4: dest:i src1:i len:3
 404 int_conv_to_u8: dest:i src1:i len:3
 405
 406 int_conv_to_u: dest:i src1:i len:4
 407 int_conv_to_u2: dest:i src1:i len:4
 408 int_conv_to_u1: dest:i src1:i len:4
 409 int_conv_to_i: dest:i src1:i len:4
 410
 411 cond_exc_ieq: len:8
 412 cond_exc_ine_un: len:8
 413 cond_exc_ilt: len:8
 414 cond_exc_ilt_un: len:8
 415 cond_exc_igt: len:8
 416 cond_exc_igt_un: len:8
 417 cond_exc_ige: len:8
 418 cond_exc_ige_un: len:8
 419 cond_exc_ile: len:8
 420 cond_exc_ile_un: len:8
 421 cond_exc_ino: len:8
 422 cond_exc_inc: len:8
 423
 424 x86_compare_membase8_imm: src1:b len:9
 425
 426 jump_table: dest:i len:18
 427
 428 cmov_ieq: dest:i src1:i src2:i len:16 clob:1
 429 cmov_ige: dest:i src1:i src2:i len:16 clob:1
 430 cmov_igt: dest:i src1:i src2:i len:16 clob:1
 431 cmov_ile: dest:i src1:i src2:i len:16 clob:1
 432 cmov_ilt: dest:i src1:i src2:i len:16 clob:1
 433 cmov_ine_un: dest:i src1:i src2:i len:16 clob:1
 434 cmov_ige_un: dest:i src1:i src2:i len:16 clob:1
 435 cmov_igt_un: dest:i src1:i src2:i len:16 clob:1
 436 cmov_ile_un: dest:i src1:i src2:i len:16 clob:1
 437 cmov_ilt_un: dest:i src1:i src2:i len:16 clob:1
 438
 439 cmov_leq: dest:i src1:i src2:i len:16 clob:1
 440 cmov_lge: dest:i src1:i src2:i len:16 clob:1
 441 cmov_lgt: dest:i src1:i src2:i len:16 clob:1
 442 cmov_lle: dest:i src1:i src2:i len:16 clob:1
 443 cmov_llt: dest:i src1:i src2:i len:16 clob:1
 444 cmov_lne_un: dest:i src1:i src2:i len:16 clob:1
 445 cmov_lge_un: dest:i src1:i src2:i len:16 clob:1
 446 cmov_lgt_un: dest:i src1:i src2:i len:16 clob:1
 447 cmov_lle_un: dest:i src1:i src2:i len:16 clob:1
 448 cmov_llt_un: dest:i src1:i src2:i len:16 clob:1
 449
 450 long_add_imm: dest:i src1:i clob:1 len:12
 451 long_sub_imm: dest:i src1:i clob:1 len:12
 452 long_and_imm: dest:i src1:i clob:1 len:12
 453 long_or_imm: dest:i src1:i clob:1 len:12
 454 long_xor_imm: dest:i src1:i clob:1 len:12
 455
 456 lcompare_imm: src1:i len:13
 457
 458 amd64_compare_membase_reg: src1:b src2:i len:9
 459 amd64_compare_membase_imm: src1:b len:14
 460 amd64_compare_reg_membase: src1:i src2:b len:9
 461
 462 amd64_add_reg_membase: dest:i src1:i src2:b clob:1 len:14
 463 amd64_sub_reg_membase: dest:i src1:i src2:b clob:1 len:14
 464 amd64_and_reg_membase: dest:i src1:i src2:b clob:1 len:14
 465 amd64_or_reg_membase: dest:i src1:i src2:b clob:1 len:14
 466 amd64_xor_reg_membase: dest:i src1:i src2:b clob:1 len:14
 467
 468 amd64_add_membase_imm: src1:b len:16
 469 amd64_sub_membase_imm: src1:b len:16
 470 amd64_and_membase_imm: src1:b len:13
 471 amd64_or_membase_imm: src1:b len:13
 472 amd64_xor_membase_imm: src1:b len:13
 473
 474 x86_and_membase_imm: src1:b len:12
 475 x86_or_membase_imm: src1:b len:12
 476 x86_xor_membase_imm: src1:b len:12
 477
 478 x86_add_membase_reg: src1:b src2:i len:12
 479 x86_sub_membase_reg: src1:b src2:i len:12
 480 x86_and_membase_reg: src1:b src2:i len:12
 481 x86_or_membase_reg: src1:b src2:i len:12
 482 x86_xor_membase_reg: src1:b src2:i len:12
 483 x86_mul_membase_reg: src1:b src2:i len:14
 484
 485 amd64_add_membase_reg: src1:b src2:i len:13
 486 amd64_sub_membase_reg: src1:b src2:i len:13
 487 amd64_and_membase_reg: src1:b src2:i len:13
 488 amd64_or_membase_reg: src1:b src2:i len:13
 489 amd64_xor_membase_reg: src1:b src2:i len:13
 490 amd64_mul_membase_reg: src1:b src2:i len:15
 491
 492 float_conv_to_r4: dest:f src1:f
 493
 494 vcall2: len:64 clob:c
 495 vcall2_reg: src1:i len:64 clob:c
 496 vcall2_membase: src1:b len:64 clob:c
 497
 498 localloc_imm: dest:i len:84
 499
 500 load_mem: dest:i len:16
 501 loadi8_mem: dest:i len:16
 502 loadi4_mem: dest:i len:16
 503 loadu1_mem: dest:i len:16
 504 loadu2_mem: dest:i len:16