debouncing/mjl_stratix/mjl_stratix.qsf

   1 # -------------------------------------------------------------------------- #\r
   2 #\r
   3 # Copyright (C) 1991-2009 Altera Corporation\r
   4 # Your use of Altera Corporation's design tools, logic functions \r
   5 # and other software and tools, and its AMPP partner logic \r
   6 # functions, and any output files from any of the foregoing \r
   7 # (including device programming or simulation files), and any \r
   8 # associated documentation or information are expressly subject \r
   9 # to the terms and conditions of the Altera Program License \r
  10 # Subscription Agreement, Altera MegaCore Function License \r
  11 # Agreement, or other applicable license agreement, including, \r
  12 # without limitation, that your use is for the sole purpose of \r
  13 # programming logic devices manufactured by Altera and sold by \r
  14 # Altera or its authorized distributors.  Please refer to the \r
  15 # applicable agreement for further details.\r
  16 #\r
  17 # -------------------------------------------------------------------------- #\r
  18 #\r
  19 # Quartus II\r
  20 # Version 9.1 Build 222 10/21/2009 SJ Full Version\r
  21 # Date created = 10:23:26  March 26, 2010\r
  22 #\r
  23 # -------------------------------------------------------------------------- #\r
  24 #\r
  25 # Notes:\r
  26 #\r
  27 # 1) The default values for assignments are stored in the file:\r
  28 #               mjl_stratix_assignment_defaults.qdf\r
  29 #    If this file doesn't exist, see file:\r
  30 #               assignment_defaults.qdf\r
  31 #\r
  32 # 2) Altera recommends that you do not modify this file. This\r
  33 #    file is updated automatically by the Quartus II software\r
  34 #    and any changes you make may be lost or overwritten.\r
  35 #\r
  36 # -------------------------------------------------------------------------- #\r
  37 \r
  38 \r
  39 set_global_assignment -name FAMILY Stratix\r
  40 set_global_assignment -name DEVICE EP1S25F672C6\r
  41 set_global_assignment -name TOP_LEVEL_ENTITY debounce_top\r
  42 set_global_assignment -name ORIGINAL_QUARTUS_VERSION 9.1\r
  43 set_global_assignment -name PROJECT_CREATION_TIME_DATE "10:23:26  MARCH 26, 2010"\r
  44 set_global_assignment -name LAST_QUARTUS_VERSION 9.1\r
  45 set_global_assignment -name EDA_SIMULATION_TOOL "ModelSim (VHDL)"\r
  46 set_global_assignment -name EDA_OUTPUT_DATA_FORMAT VHDL -section_id eda_simulation\r
  47 set_global_assignment -name USE_GENERATED_PHYSICAL_CONSTRAINTS OFF -section_id eda_blast_fpga\r
  48 set_global_assignment -name MISC_FILE mjl_stratix.dpf\r
  49 set_global_assignment -name STRATIX_DEVICE_IO_STANDARD "3.3-V LVTTL"\r
  50 set_global_assignment -name RESERVE_ALL_UNUSED_PINS "AS INPUT TRI-STATED WITH WEAK PULL-UP"\r
  51 set_global_assignment -name RESERVE_ASDO_AFTER_CONFIGURATION "AS INPUT TRI-STATED"\r
  52 set_global_assignment -name VHDL_FILE ../src/counter.vhd\r
  53 set_global_assignment -name VHDL_FILE ../src/counter_beh.vhd\r
  54 set_global_assignment -name VHDL_FILE ../src/debounce.vhd\r
  55 set_global_assignment -name VHDL_FILE ../src/debounce_fsm.vhd\r
  56 set_global_assignment -name VHDL_FILE ../src/debounce_fsm_beh.vhd\r
  57 set_global_assignment -name VHDL_FILE ../src/debounce_pkg.vhd\r
  58 set_global_assignment -name VHDL_FILE ../src/debounce_struct.vhd\r
  59 set_global_assignment -name VHDL_FILE ../src/debounce_tb.vhd\r
  60 set_global_assignment -name VHDL_FILE ../src/debounce_top.vhd\r
  61 set_global_assignment -name VHDL_FILE ../src/debounce_top_struct.vhd\r
  62 set_global_assignment -name VHDL_FILE ../src/event_counter.vhd\r
  63 set_global_assignment -name VHDL_FILE ../src/event_counter_beh.vhd\r
  64 set_global_assignment -name VHDL_FILE ../src/event_counter_pkg.vhd\r
  65 set_global_assignment -name VHDL_FILE ../src/math_pkg.vhd\r
  66 set_global_assignment -name VHDL_FILE ../src/sync.vhd\r
  67 set_global_assignment -name VHDL_FILE ../src/sync_beh.vhd\r
  68 set_global_assignment -name VHDL_FILE ../src/sync_pkg.vhd\r
  69 set_location_assignment PIN_T2 -to seg_b[6]\r
  70 set_location_assignment PIN_AA11 -to seg_b[5]\r
  71 set_location_assignment PIN_R6 -to seg_b[4]\r
  72 set_location_assignment PIN_R4 -to seg_b[3]\r
  73 set_location_assignment PIN_N8 -to seg_b[2]\r
  74 set_location_assignment PIN_Y11 -to seg_b[0]\r
  75 set_location_assignment PIN_N7 -to seg_b[1]\r
  76 set_location_assignment PIN_R23 -to seg_a[6]\r
  77 set_location_assignment PIN_R22 -to seg_a[5]\r
  78 set_location_assignment PIN_R21 -to seg_a[4]\r
  79 set_location_assignment PIN_R20 -to seg_a[3]\r
  80 set_location_assignment PIN_R19 -to seg_a[2]\r
  81 set_location_assignment PIN_R9 -to seg_a[1]\r
  82 set_location_assignment PIN_R8 -to seg_a[0]\r
  83 set_location_assignment PIN_N3 -to sys_clk\r
  84 set_location_assignment PIN_AF17 -to sys_res_n\r
  85 set_location_assignment PIN_A3 -to btn_a\r
  86 set_global_assignment -name FMAX_REQUIREMENT "33.33 MHz" -section_id sys_clk\r
  87 set_instance_assignment -name CLOCK_SETTINGS sys_clk -to sys_clk\r
  88 set_global_assignment -name LL_ROOT_REGION ON -section_id "Root Region"\r
  89 set_global_assignment -name LL_MEMBER_STATE LOCKED -section_id "Root Region"\r
  90 set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -section_id Top\r
  91 set_global_assignment -name PARTITION_COLOR 16764057 -section_id Top\r
  92 set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -section_id Top