1_isacmp/avr.tex

   1 \section{AVR}
   2
   3 Das 8-bit AVR Instruction Set ist das von den meisten Atmel Microkontroller implementierte Instructions Set.
   4 Es ist eine RISC Architektur die vorallem auf 1 Zyklus Instructionen hin optimiert ist.
   5 Es handelt sich hierbei um eine Register basierende Maschiene.
   6
   7 \subsection{Einsatzgebiet}
   8 Die 8-bit AVR ISA wird zum Beispiel in der megaAVR Serie verwendet, welche im Embedded Bereich eigesetzt. Sie bietet eine breite Auswahl aus Peripherie M\"oglichkeiten/Ger\"aten an. Dies macht sie verwendbar f\"ur eine breite Palette an Applicationen. Die Serie verf\"ugt unter anderem \"uber USB,LCD,CAN und LIN Interfaces, zus\"atzlich zu den Standards f\"ur SPI,UART oder I2C.
   9 Ausswerdem bietet es Features wie selbst programmierung f\"ur den Flash und sicherer, g\"unstige Upgrades w\"ahrend des Betriebs. Die Serie wird
  10
  11 \subsection{Conditional Jumps}
  12 Conditional Jumps sind bei dieser ISA immer getrennt vorhanden.
  13 Es gibt ein Set aus 2 Compare Instructionen, sowie eine Set f\"ur Branches.
  14 Durch die Compares werden im Statusregister Bit gesetzt bzw. gel\"oscht, welche dann von den einzelnen Branches abgefragt werden können.
  15 Die Latenzzeiten die auftreten f\"ur Jumps und Branches, sowie f\"ur andere mehr Zyklen Instructionen werden auf Hardwareebene behandelt und sind deshalb nicht auf den ISA Level sichbar.
  16
  17 \subsection{Ziele}
  18 Laut der ersten Feature Zeile in den AVR PDFs liegt das Hauptaugenmerk auf:
  19
  20 High-performance, Low-power
  21
  22 Umgesetzt wird das ganze durch Instructionen die haupts\"achlich in einem Zyklus abgearbeitet werden.
  23
  24 \subsection{W\"unsche und gute Features}
  25 Folgende zwei Punkte finde ich besonders positiv:
  26 \begin{itemize}
  27         \item Das getrennte Compare-Branch Konzept find ich sehr angenehm, da man die jeweiligen Optionen nach Wunsch kombinieren kann und es gibt auch genügend Branches
  28                 so, dass man ziemlich alles was gebraucht wird abgedeckt ist.
  29         \item Das man viele Bitoperationen (auch Vergleiche f\"ur Conditional Jumps) zur Verf\"ugung hat.
  30 \end{itemize}
  31 Negativ auffallen ist mir:
  32 \begin{itemize}
  33         \item Es gibt keinen add imidiate Befehl um eine Konstante zu einem Register hinzuzuf\"ugen.
  34 \end{itemize}
  35
  36 \subsection{Listing}
  37 Ich gehe von folgenden Vorbedingungen aus:
  38 \begin{itemize}
  39         \item len in r24,r25
  40         \item Array im Datenspeicher unter Y+0:Y+1 bis Y+6:Y+7 abgelegt
  41         \item Summe wird in r24,r25 gespeichert
  42 \end{itemize}
  43
  44 \begin{lstlisting}[caption=AVR Code]
  45 subroutine:
  46 ld r28,"Adresse mit zu verwendenden Arraydaten"
  47 ld r29,"Adresse mit zu verwendenden Arraydaten"
  48
  49 adiw r25:r24,1
  50 mov  r10,r24
  51 mov r11,r25
  52 subi r29:r28,2
  53 ldi r1,0x01
  54 ldi r2,0x01
  55 ldi r20,0x00
  56 ldi r21,0x00
  57 cp  r10,r1
  58 cpc r11,r2
  59 brlt exit
  60
  61 ldi r1,0x00
  62 ldi r2,0x00
  63
  64
  65 for:
  66 adiw r2:r1,1 # 2 c 2 b
  67 adiw r29:r28,2
  68
  69 ldd r24,Y # 2 c 2 b
  70 ldd r25,Y+1
  71
  72 add r20,r24 # 1 c 2 b
  73 adc r21,r25 # 1 c 2 b
  74
  75 cp  r1,r10 # 1 c 2 b
  76 cpc r2,r11 # 1 c 2 b
  77 brlt for # 1 c if false 2 c if true 2 b
  78
  79 mov r24,r20
  80 mov r25,r21
  81 exit:
  82 ret
  83 \end{lstlisting}
  84
  85 Daraus ergibt sich:
  86 \begin{itemize}
  87         \item Anzahl Instructionen: 9
  88         \item Anzahl Zyklen: wenn Branch false 13 sonst 14
  89         \item Anzahl Bytes: 18
  90 \end{itemize}
  91
  92
  93
  94