isa_cmp: added cmp table and changed bit of style
[calu.git] / 1_isacmp / cmp.tex
index 9bdbc23d0b537fe829f7614fc702144a73cd5c63..51a88887dbf4fb874566cfe52f72ec6258cc8c74 100644 (file)
@@ -7,4 +7,22 @@ Bei Conditional Operations reicht die Auswahl von sehr beschr\"ankt (MCS-51) bis
 Als Anwendungsgebiete kann man f\"ur alle Architekturen auf jedenfall Embedded Systems angeben. ARM und PowerPC sind auch im Desktop- und Serverbereich anzutreffen.
 Die Instruktionsetgr\"o\ss e ist bei AVR und MCS-51, durch die 8-Bit bedingt, eher klein. SPEAR2 ist auch eher klein weil die urspr\"ungliche Architektur ebenfalls nur 8-Bit war. ARM und PowerPC haben, auch durch die 32-Bit L\"ange bedingt, ein gro\ss es Instruktionset.
 Das Sichern der R\"ucksprungadresse wird unterschiedlich gehandelt, AVR und MCS-51 sichern die Adresse automatisch auf den Stack. PowerPC, SPEAR2 und ARM sichern die R\"ucksprungadresse in ein Register.
-Codesize und Ausf\"uhrungszeit des Codest\"ucks \texttt{sum} sind in der folgenden Tabelle ersichtlich: \ldots \footnote{Ausf\"ullen wenn alle ihren Code fertig haben}
+Codesize und Ausf\"uhrungszeit des Codest\"ucks \texttt{sum} sind in Tabelle \ref{cmp_tab} ersichtlich. Es ist ersichtlich das die Prozessoren mit h\"oherer Instruktionsl\"ange besser abschneiden wenn es um Codesize und Anzahl der Zyklen geht, was aber auch nicht verwundert. \\
+
+       
+\begin{table}[h]
+\begin{center}
+       \begin{tabular}{|l|c|c|c|c|c|}\hline
+               Anzahl        & AVR   & ARM & PowerPC & MCS-51 & SPEAR2 \\ \hline
+               Instruktionen & 9     & 6   & 3       & 21     & 6      \\ \hline
+               Zyklen        & 13/14 & 8   & 3       & 30     & 7      \\ \hline
+               Bytes         & 18    &     & 12      & 32     & 12     \\ \hline
+       \end{tabular}
+       \caption{Vergleich der ISAs anhand der erfassten Kennwerte}
+       \label{cmp_tab}
+\end{center}
+\end{table}
+
+
+
+\huge{ARM CODESIZE FEHLT!!!}