isa_cmp: typos, gramma, content ...
[calu.git] / 1_isacmp / avr.tex
index c2e492372e944d794ba550379239c2286ff338bc..e5be4f78cafdb6a5271394a979ca1ce4df6f3240 100644 (file)
@@ -2,24 +2,24 @@
 
 Das 8-bit AVR Instruction Set ist das von den meisten Atmel Microkontroller implementierte Instructions Set.
 Es ist eine RISC Architektur die vorallem auf 1 Zyklus Instructionen hin optimiert ist.
-Es handelt sich hierbei um eine Register basierende Maschiene.
+Es handelt sich hierbei um eine Register basierende Maschine.
 
 \subsection{Einsatzgebiet}
 Die 8-bit AVR ISA wird zum Beispiel in der megaAVR Serie verwendet, welche im Embedded Bereich eingesetzt wird. Sie bietet eine breite Auswahl aus Peripherie M\"oglichkeiten/Ger\"aten an. Dies macht sie verwendbar f\"ur eine breite Palette an Applicationen. Die Serie verf\"ugt unter anderem \"uber USB, LCD, CAN und LIN Interfaces, zus\"atzlich zu den Standards f\"ur SPI, UART oder I2C.
-Au\ss erdem bietet es Features wie Selbstprogrammierung des Flashes und damit sichere, g\"unstige Upgrades w\"ahrend des Betriebes an.
+Au\ss erdem bietet es Features wie die Selbstprogrammierung des Flashes und damit sichere, g\"unstige Upgrades w\"ahrend des Betriebes an.
 
 \subsection{Conditional Jumps}
 Conditional Jumps sind bei dieser ISA immer getrennt vorhanden.
 Es gibt ein Set aus 3 Compare Instructionen, sowie eine Set f\"ur Branches.
-Durch die Compares werden im Statusregister Bit gesetzt bzw. gel\"oscht, welche dann von den einzelnen Branches abgefragt werden k\"onnen.
-Die Latenzzeiten die auftreten f\"ur Jumps und Branches, sowie f\"ur andere mehr Zyklen Instructionen werden auf Hardwareebene behandelt und sind deshalb nicht auf den ISA Level sichbar.
+Durch die Compares werden im Statusregister Bits gesetzt bzw. gel\"oscht, welche dann von den einzelnen Branches abgefragt werden k\"onnen.
+Die Latenzzeiten die bei Jumps und Branches, sowie bei anderen Instructionen mit mehreren Zyklen, auftreten werden auf Hardwareebene behandelt und sind deshalb nicht auf dem ISA Level sichtbar.
 
 \subsection{Ziele}
 Laut der ersten Feature Zeile in den AVR PDFs liegt das Hauptaugenmerk auf:
 
 High-performance, Low-power
 
-Da die Komponenten haupts\"achlich im embedded Bereich eingesetzt werden ist klar, dass ein niedriger Energieverbrauch besonders wichtig ist.
+Da die Komponenten haupts\"achlich im Embedded Bereich eingesetzt werden ist klar, dass ein niedriger Energieverbrauch besonders wichtig ist.
 Umgesetzt wird das ganze durch Instructionen die haupts\"achlich in einem Zyklus abgearbeitet werden.
 Au\ss erdem werden bei den diversen Serien noch Sleep-Modi und andere Konzepte angeboten, die das Low-power Schema noch weiter unterst\"utzen.
 
@@ -27,19 +27,19 @@ Au\ss erdem werden bei den diversen Serien noch Sleep-Modi und andere Konzepte a
 Folgende zwei Punkte finde ich besonders positiv:
 \begin{itemize}
        \item Das getrennte Compare-Branch Konzept find ich sehr angenehm, da man die jeweiligen Optionen nach Wunsch kombinieren kann und es gibt auch gen\"ugend Branches
-               so, dass man ziemlich alles was gebraucht wird abgedeckt ist.
+               so, dass ziemlich alles was gebraucht wird abgedeckt ist.
        \item Das man viele Bitoperationen (auch Vergleiche f\"ur Conditional Jumps) zur Verf\"ugung hat.
 \end{itemize}
 Negativ auffallen ist mir:
 \begin{itemize}
-       \item Es gibt keinen add imidiate Befehl um eine Konstante zu einem Register hinzuzuf\"ugen.
+       \item Es gibt keinen add immediate Befehl um eine Konstante zu einem Register hinzuzuf\"ugen, jedoch um eine Konstante zu einem Word hinzuzuf\"ugen.
 \end{itemize}
 
 \subsection{Listing}
 Ich gehe von folgenden Vorbedingungen aus:
 \begin{itemize}
        \item len in r24,r25
-       \item Array im Datenspeicher unter Y+0:Y+1 bis Y+6:Y+7 abgelegt
+       \item Array liegt im Datenspeicher ab Y+0:Y+1
        \item Summe wird in r24,r25 gespeichert
 \end{itemize}